• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體裝置包括形成於一基體上的一第一半導體層，該第一半導體包含一雜質元件；形成於該第一半導體層上的一第二半導體層；形成於該第二半導體層上的一第三半導體層；及形成於該第三半導體層上的一閘極電極、一源極電極和一汲極電極。在該半導體裝置中，該第二半導體層包括一雜質擴散區域，被包含在該第一半導體層內之雜質元件在該雜質擴散區域內擴散，該雜質擴散區域位於該閘極電極正下方而且是與該第一半導體層接觸，且該雜質元件導致該雜質擴散區域成為一p-型雜質擴散層。
    公开号:TW201314888A
    申请号:TW101125071
    申请日:2012-07-12
    公开日:2013-04-01
    发明作者:Tetsuro Ishiguro；Atsushi Yamada
    申请人:Fujitsu Ltd；
    IPC主号:H01L29-00
    专利说明:
    半導體裝置及製造方法 發明領域
    於此中所討論的實施例是有關於一種半導體裝置及其製造方法。 發明背景
    諸如氮化鎵(GaN)、氮化鋁(AlN)、與氮化銦(InN)般的氮化物半導體，或者一種由一由GaN、AlN、與InN形成之混合晶體形成的材料通常具有一寬能隙(wide band gap)。這些材料是被使用作為一高功率電子裝置、一短波長發光裝置或其類似。在這些當中，關於場效電晶體(FET)，確切地，關於高電子遷移率電晶體(HEMT)的技術業已被發展作為高功率裝置(例如，專利文件1)。包括氮化物半導體的一高電子遷移率電晶體(HEMT)可以被使用作為一高功率與高效率放大器、一高功率切換裝置、及其類似。
    具有氮化物半導體的該HEMT通常包括一形成於一基體上的氮化鋁鎵/氮化鎵(AlGaN/GaN)異質結構(heterostructure)，在其中，一GaN層作用如一電子轉移層。注意的是，該基體可以是由藍寶石、碳化矽(SiC)、氮化鎵(GaN)、矽(Si)、及其類似形成。
    該GaN，其是為一種氮化物半導體，包括一高飽和電子速率或一寬能隙。因此，該GaN能夠獲得優越的抗壓性並展現優異的電氣特性。由於該GaN的晶體結構是為一六角形吳氏結構(hexagonal wurtzite structure)，該GaN被定向在一與一c-軸平行的[0001]方向上(吳氏形式(wurtzite form))。此外，當該AlGaN/GaN異質結構被形成時，壓電極化(piezoelectric polarization)會由於在該AlGaN與GaN之間的晶格應力(lattice strain)而被誘發。結果，一高濃度二維電子氣(highly-concentrated two-dimensional electron gas(2DEG))會被產生在作為一通道之該GaN層的介面附近。因此，使用該GaN的高電子遷移率電晶體(HEMT)會被發展作為一可能的高功率裝置。
    然而，當使用該GaN的高電子遷移率電晶體(HEMT)是處於一相等於或者低於該夾止電壓(pinch-off voltage)的關閉狀態時，電流會通過直到在閘極電極下面之電子轉移層的較低部份以致於該電流會從汲極側洩漏到源極側。明確地，如在第1圖中所示，具有該GaN的HEMT包括形成在一基體911上的一緩衝層912、一電子轉移層913及一電子捐獻層914。該HEMT更包括在該電子捐獻層914上的一閘極電極921、一源極電極922與一汲極電極923。注意的是，該電子轉移層913是由GaN形成，該電子捐獻層是由AlGaN形成。因此，2DEG 913a是形成於該在電子轉移層913與電子捐獻層914之間的介面附近。
    通常，該電子轉移層913被形成以致於該電子轉移層913是足夠厚以確保結晶度。然而，當該電子轉移層913是厚時，由施加到閘極電極921之電壓所產生的電場不會到達正好在該閘極電極921下面的一部份或一區域，其會促進漏電流在該電子轉移層913之較低部份中的產生。即，由於閘極電壓至閘極電極921之施加或其類似所形成的耗盡區域(depletion region)919不會到達該電子轉移層913的較低部份，其會促進漏電流在一由在第1圖中所示之電子轉移層913之較低部份之箭頭所表示之方向上的產生。當如此的漏電流在該具有GaN之被用作高功率放大器的HEMT中增加時，該放大效率會被降低。
    此外，由於該高濃度二維電子氣(2DEG)，具有GaN的HEMT通常是易於處在常開(normally-on)狀態。因此，具有GaN的HEMT不易獲得一常關(normally-off)特性。在目前功率電子市場上很多半導體裝置具有常關特性。因此，有鑑於在具有GaN之HEMT與半導體裝置之間的相容性，是極希望具有GaN的HEMT具有一常關特性。
    據此，是揭露各種用於控制漏電流的方法。例如，該漏電流可以藉由使由GaN形成的電子轉移層913變薄，或者藉由把像是Mg或Fe般之作為受體的雜質摻雜至電子轉移層913的較低部份俾可增加電子轉移層913的電阻(例如，專利文件1)來被控制。此外，是揭露各種用於維持常關狀態的方法。例如，該常關狀態可以藉由形成一摻雜Mg低電阻p-型GaN層在一電子捐獻層與一閘極電極之間以致於正好在閘極電極下面之2DEG的產生可以由從該低電阻p-型GaN層供應的電洞來抑制來維持(例如，專利文件2)。 相關技術文件
    專利文件1：日本早期公開專利公告第2002-359256號
    專利文件2：日本早期公開專利公告第2010-135641號
    非專利文件1：Journal of Crystal Growth 248(2003)513
    然而，因為電子轉移層913的變薄會增加電阻，要一方面維持希望的結晶度，而另一方面縮減電子轉移層913的厚度是極困難的。此外，當一摻雜有像是Mg般之p-型雜質元件的p-GaN層931是如在第2圖中所示形成在電子轉移層913下面時，已摻雜在p-GaN層931的Mg會由於Mg或其類似至GaN的易擴散性而會擴散至該電子轉移層913內。因此，一Mg-擴散區域913b是由於Mg至該電子轉移層913內的擴散而形成在該電子轉移層913中，其會使HEMT的特性由於在電子轉移層913中之2DEG的降低濃度或者降低的電子遷移率降級而降級。注意的是，第2圖描繪具有GaN之HEMT的狀態，在其中，2DEG是由於Mg至電子轉移層913的擴散而消除。
    據此，是希望提供一種製造方法及一種藉由使用像是GaN或其類似般之氮化物半導體作為半導體材料來形成的半導體裝置，其能夠藉由抑制在汲極與源極之間的漏電流而展現常關狀態。 發明概要
    根據該等實施例之一特徵，一種半導體裝置被提供，該半導體裝置包括一形成於一基體上的第一半導體層，該第一半導體層包含一雜質元件；一形成於該第一半導體層上的第二半導體層；一形成於該第二半導體層上的第三半導體層；及形成在該第三半導體層上的一閘極電極、一源極電極和一汲極電極。在該半導體裝置中，該第二半導體層包括一雜質擴散區域，被包含於該第一半導體層中的雜質元件是擴散至該雜質擴散區域內，該雜質擴散區域是正好位在該閘極電極下面而且是與該第一半導體層接觸，且該雜質元件致使該雜質擴散區域為一p-型雜質擴散區域。
    本發明之目的和優點將會藉著在申請專利範圍中所特別指出的元件與組合來被實現與達成。
    要了解的是，前面的大致說明以及後面的詳細描述皆是為範例與解釋而已並非是本發明的限制。
    該等實施例的其他目的和優點將會部份在後面的說明中陳述，而部份將會由於該說明而顯而易見，或者可以藉由本發明的實施而獲悉。 圖式簡單說明
    第1圖是為一描繪一使用氮化鎵(GaN)之習知高電子遷移率電晶體(HEMT)的說明圖；第2圖是為另一描繪該使用氮化鎵(GaN)之習知高電子遷移率電晶體(HEMT)的說明圖；第3圖是為一描繪一第一實施例之半導體裝置的結構圖；第4A和4B圖是為描繪該第一實施例之半導體裝置之製造方法的第一製程圖；第5A和5B圖是為描繪該第一實施例之半導體裝置之製造方法的第二製程圖；第6圖是為一描繪該第一實施例之半導體裝置之製造方法的第三製程圖；第7圖是為一描繪一第二實施例之半導體裝置的結構圖；第8A和8B圖是為描繪該第二實施例之半導體裝置之製造方法的說明圖；第9圖是為一描繪一第三實施例之半導體裝置的結構圖；第10圖是為一描繪一第四實施例之分離半導體封裝體的說明圖；第11圖是為該第四實施例之電源供應單元的電路圖；及第12圖是為一描繪該第四實施例之高功率放大器的結構圖。 較佳實施例之詳細說明
    在後面，較佳實施例是配合該等附圖來作描述。注意的是，完全相同的組件是設有相同的標號而且同一的組件的重覆說明是被省略。 第一實施例 [半導體裝置]
    首先，一第一實施例的半導體裝置是配合第1圖作描述。該第一實施例的半導體裝置包括形成在一像是Si基體般之基體11上的一由氮化鋁(AlN)或其類似形成的緩衝層12和一被摻雜有p-型雜質元件之作用如一第一半導體層的p-型層13。該第一實施例的半導體裝置更包括一在該p-型層13上之由AlN或其類似形成的成長控制層14和一在該p-型層13與該成長控制層14上的一p-型擴散區域15和一作用如一第二半導體層的電子轉移層16。該成長控制層14具有一正好在一閘極電極21下面的開孔31。即，該p-型擴散區域15是形成在該p-型層13之從成長控制層14之正好位在閘極電極21下面之開孔31露出的區域內以致於該電子轉移層16是形成於該p-型擴散區域15內及在該成長控制層14上。注意的是，在該第一實施例的半導體裝置中，”正好在該閘極電極21下面”包括一個在一電子捐獻層17與電子轉移層16下面的區域，憑藉它，該閘極電極21是形成。該第一實施例的半導體裝置更包括在該電子轉移層16上之作用如一第三半導體層的該電子捐獻層17，和在該電子捐獻層17上的該閘極電極21、一源極電極22和一汲極電極23。該電子轉移層16是由GaN形成，該電子捐獻層17是由AlGaN形成。因此，在該電子轉移層16中，一二維電子氣(2DEG)16a是形成於一在該電子轉移層16與該電子捐獻層17之間的介面附近。該p-型層13是由摻雜有作為p-型雜質元件之Mg的GaN形成。因此，當GaN晶體是長成在該p-型層13上時，該p-型擴散區域15是藉由透過該成長控制層14之露出該p-型層13之開孔31獲得被包含於該p-型層13內的Mg來形成。因此，該p-型擴散區域15也可以被稱為一”雜質擴散區域”。注意的是，由於該電子轉移暑16是形成於該成長控制層14上，該電子轉移層16將不獲得Mg。據此，該電子轉移層16是由不包含Mg的GaN形成。或者，該p-型層13可以由摻雜有一p-型雜質元件的AlGaN形成。
    因此，該p-型擴散區域15是形成於該p-型層13之正好在該閘極電極21下面的區域中。藉由這結構，很少電子會出現在該位於一正好在該p-型擴散區域15之上之區域內，即，位於一正好在該閘極電極21下面之區域內，的2DEG 16a中。因此，該第一實施例的半導體裝置能夠展現一常關狀態。此外，由於該p-型擴散區域15的電阻是增加，從汲極電極23流到源極電極22的漏電流可以藉由形成該p-型擴散區域15於一個比正好位在該閘極電極21下面之該電子轉移層16低的層中來被抑制。注意的是，或者，該成長控制層14可以由諸如AlGaN、InAlN、SiOx、與SiN般的其他氮化物形成。 [半導體裝置的製造方法]
    接著，該第一實施例之半導體裝置的製造方法是配合第4A至6圖來作說明。
    初始地，該緩衝層12與該p-型層13是如在第4A圖中所示藉由金屬有機氣相外延(metal organic vapor phase epitaxy(MOVPE))來外延地長成在該基體11上。當該緩衝層12與該p-型層13是藉MOVPE來外延地長成在該基體11上時，三甲基鋁(TMA)是被使用作為Al的來源氣體、三甲基鎵(TMG)是被使用作為Ga的來源氣體、而氨(NH3)是被使用作為N的來源氣體。此外，環戊二烯鎂(Cp2Mg)是被使用作為被摻雜作為雜質元件之Mg的來源氣體。注意的是，這些來源氣體是與作為載送氣體之氫(H2)一起被供應到一MOVPE裝置的分裂反應器(fission reactor)。
    該基體11是由藍寶石、矽(Si)、碳化矽(SiC)或其類似製成。最好的是，該基體11是由具有足夠高來防止漏電流流到基體11之電阻的高電阻材料製成。在這實施例中，該基體11是由Si製成。
    該緩衝層12是在在一氫大氣下熱處理該基體11數分鐘之後形成。該緩衝層12是藉由初始地形成一AlN層與後續地形成一AlGaN層來形成。最好的是，該緩衝層12是較厚俾可減少由基體11所誘發的錯位。然而，不好的是，該緩衝層12被形成太厚俾可防止該緩衝層12斷裂。因此，最好的是，該緩衝層12的厚度是在200至1000 nm的範圍內。或者，該緩衝層12可以是一具有一交替地形成有GaN與AlN之週期性結構的超晶格緩衝層，或者該緩衝層12可以具有一合成物分級結構(composition graded structure)，在其中，Al的合成物比率是從AlN改變成GaN。注意的是，緩衝層12被形成的溫度會是大約1000℃。
    該p-型層13是形成在該緩衝層12上。該p-型層13是由摻雜有作為p-型雜質元件之Mg的GaN形成。該p-型層13的厚度是在100至300 nm的範圍內。注意的是，過量的Mg摻雜會導致在該p-型層13與形成在該p-型層13上之電子轉移層16中之降級的結晶性。因此，要被摻雜之最好的Mg濃度是在5 x 1017到5 x 1019 cm-3的範圍內。在這實施例中，Mg是以1 x 1019 cm-3的濃度摻雜。此外，在本實施例中，Mg是被使用作為該p-型雜質元件；然而，其他雜質元件可以選擇地使用作為該p-型雜質元件，只要該雜質元件是為p-型即可。
    接著，一用於形成該成長控制層14的AlN薄膜14a是如在第4B圖中所示形成在該p-型層13上。確切地，該AlN薄膜14a是藉著MOVPE、濺鍍或其類似來形成。該AlN薄膜14a是在500至800℃的溫度範圍下藉著MOVPE來形成。通常，該p-型層13，以及稍後所述的電子轉移層13和電子捐獻層17是在大約1000℃或更高下藉著MOVPE來形成。然而，該AlN薄膜14a是在一個比用於形成該p-型層13、以及該電子轉移層16和該電子捐獻層17之溫度範圍低的溫度範圍下形成。由於該AlN薄膜14a是在一個比正常沉積溫度範圍低的溫度下形成，該AlN薄膜可以特別被稱為一”低溫AlN”(LT-Al AlN)。由於該AlN薄膜14a是在一低溫度下形成，得到的AlN薄膜14a是為一多晶矽薄膜。注意的是，得到的AlN薄膜14a可以是一多晶矽薄膜或者一非晶質薄膜。也要注意的是該AlN薄膜14a的厚度是在5至50 nm的範圍內。
    接著，該成長控制層14是如在第5A圖中所示藉由形成該開孔31在該AlN薄膜14a中來形成。確切地，一光阻是施加到該AlN薄膜14a的整個表面上，而施加在AlN薄膜14a的光阻然後是利用曝光裝置來被曝光俾執行顯影，藉此形成一具有一對應於該開孔31之開孔之未被描繪的光阻圖案。其後，該AlN薄膜14a是藉著反應離子蝕刻(RIE)或其類似來從未形成有光阻圖案的區域移去，而該光阻圖案隨後是以有機溶劑或其類似來移去。結果，由AlN形成的成長控制層14能夠被形成。
    接著，如在第5B圖中所示，該p-型擴散區域15與該電子轉移層16是藉MOVPE來形成在該成長控制層14上，而該電子捐獻層17是再形成於該電子轉移層16上。該p-型擴散區域15與該電子轉移層16皆是藉由長成GaN晶體來形成。形成該p-型擴散區域15與該電子轉移層16的GaN是初始地在露出該p-型層13且因從該p-型層13取得作為雜質元件之Mg而在其內未形成有成長控制層14的該開孔31中生長出來。通常，該GaN是易於以二維(2D)生長模式生長。因此，該GaN會是生長得較厚俾可獲得較平的GaN薄膜。然而，由於最好的是該p-型擴散區域15僅形成在一個未形成有成長控制層14的區域內，該p-型擴散區域15是在諸如高壓狀態般之三維(3D)生長是主要的一個狀態下形成。在形成具有希望之厚度的該p-型擴散區域15之後，該電子轉移層16是在GaN是二維地生長的一個狀態下形成。在這情況中，該電子轉移層16的厚度範圍會是500至1000 nm俾可避免在由錯位所誘發之2DEG 16a中之電子遷移率上的降低及在電子密度上的降低。據此，該p-型擴散區域15是形成在該p-型層13之從成長控制層14之正好位於閘極電極21下面之開孔31露出的區域中以致於由GaN形成的該電子轉移層16是形成在該p-型擴散區域15中及在該成長控制層14上。注意的是，在這實施例中，該p-型擴散區域15是形成以致於在該p-型擴散區域15與該電子轉移層16之一表面之間的介面是位在電子轉移層16之表面下面數百nm處。此外，該成長控制層14也可以作用如一個用於防止Mg之以上所述之擴散的層以及作用如一個用於形成該電子轉移層16於該成長控制層14上的成長核形成層(growth nucleus forming layer)。
    隨後，該電子捐獻層17是形成在該電子轉移層16上。注意的是，該電子捐獻層17是形成以致於該AlGaN的厚度是大約20 nm。當該電子捐獻層17被表達如AlxGa1-xN時，該電子捐訞層17是形成以致於該X值是比0.3小或者是相等於0.3俾可防止由晶格誤配(lattice mismatch)所引起之結晶性的降級。
    接著，閘極電極21、源極電極22和汲極電極23是如在第6圖中所示形成在該電子捐獻層17。確切地，一光阻是施加到該電子捐獻層17，而施加到電子捐獻層17的光阻然後是利用一曝光裝置來曝光以供執行顯影，藉此形成一具有對應於形成有源極電極22與汲極電極23之區域之開孔之未在圖中顯示的光阻圖案。其後，一金屬薄膜是藉著像是真空沉積般的沉積製程來沉積在該光阻圖案上。隨後，沉積在該光阻圖案上的金屬薄膜是以有機溶劑或其類似來浸泡俾可與光阻圖案一起移去金屬薄膜。結果，該源極電極22與該汲極電極23是形成。隨後，一光阻是再次施加到該電子捐獻層17，而施加到電子捐獻層17的光阻然後是利用曝光裝置來被曝光以供顯影，藉此形成一具有一對應於一形成有閘極電極21之區域之開孔之未在圖中顯示的光阻圖案。其後，一金屬薄膜是藉著像是真空沉積般的沉積製程來沉積在該光阻圖案上。隨後，沉積在該光阻圖案上的金屬薄膜是以有機溶劑或其類似來浸泡俾可與該光阻圖案一起移去該金屬薄膜。結果，該閘極電極21是形成。
    據此，作為該第一實施例之半導體裝置之具有GaN的HEMT是以上述形式製成。 第二實施例 (半導體裝置)
    接著，一第二實施例的半導體裝置是配合第7圖作描述。該第二實施例的半導體裝置包括一閘極凹坑是形成在一閘極電極附近的一種結構。
    確切地，該第二實施例的半導體裝置包括形成在一像是Si基體般之基體11上的一由氮化鋁(AlN)或其類似形成的緩衝層12和一作用如一第一半導體層之摻雜有p-型雜質元件的p-型層13。該第二實施例的半導體裝置更包括一在該p-型層13上之由AlN或其類似形成的成長控制層14，該成長控制層14具有一正好在一閘極電極21下面的開孔31，及在該p-型層13與該成長控制層14上的一p-型擴散區域15與一作用如一第二半導體層的電子轉移層16。即，該p-型擴散區域15是形成在該p-型層13之一從成長控制層14之正好位在閘極電極21下面之開孔31露出的區域以致於該電子轉移層16是形成在該p-型擴散區域15中與在該成長控制層14上。該第二實施例的半導體裝置更包括在該電子轉移層16上之作用如一第三半導體層的電子捐獻層17和一在該電子捐獻層17之一表面之一區域內之形成有該閘極電極21的凹形閘極凹坑131。該閘極電極21是形成在該電子捐獻層17且包括該電子捐獻層17之閘極凹坑131的內部區域上。該源極電極22和該汲極電極23是形成在該電子捐獻層17上。該電子轉移層16是由GaN形成，該電子捐獻層17是由AlGaN形成。因此，在該電子轉移層16中，一二維電子氣(2DEG)16a是形成在一在電子轉移層16與電子捐獻層17之間的介面附近。該p-型層13是由摻雜有Mg作為p-型雜質元件的GaN形成。因此，當GaN晶體是生長在該p-型層13上時，該p-型擴散區域15是藉由透過成長控制層14之露出該p-型層13之開孔31獲得被包含在該p-型層13內的Mg來形成。因此，該p-型擴散區域15也可以被稱為一”雜質擴散區域”。注意的是，由於該電子轉移層16是形成在該成長控制層14上，該電子轉移層16將不會獲得Mg。據此，該電子轉移層16是由無包含Mg的GaN形成。
    因此，該p-型擴散區域15是形成在該p-型層13之一正好在閘極電極21下面的區域中。藉著這結構，很少電子會出現在該位於一正好在該p-型擴散區域15之上之區域內，即，位於一正好在閘極電極21下面之區域內，的2DEG 16a中。因此，該第二實施例的半導體裝置能夠展現常關狀態。此外，該第二實施例的半導體裝置包括該閘極凹坑131，而因此，該第二實施例的半導體裝置是更可能維持常關狀態。此外，由於該p-型擴散區域15的電阻是增加，從汲極電極23流到源極電極22的漏電流可以藉由形成該p-型擴散區域15在一個比正好位於閘極電極21下面之電子轉移層16更低的層中來被抑制。 (半導體裝置的製造方法)
    接著，該第二實施例之半導體裝置的製造方法是作描述。該第二實施例之半導體裝置的製造方法包括在執行在第4A至5B圖中所示之用於形成該第一實施例之半導體裝置的步驟之後形成該閘極凹坑131。
    確切地，在執行用於製造該第一實施例之半導體裝置之方法之在第4A至5B圖中所示之相似的步驟來形成在第5B圖中所得到的產品之後，該凹形閘極凹坑131是如在第8A圖中所示形成在該電子捐獻層17的表面中。該凹坑131是形成在該電子捐獻層17之表面之形成有閘極電極21的區域內。隨後，一光阻是施加到該電子捐獻層17，而施加到電子捐獻層17的光阻然後是利用曝光裝置來被曝光以供顯影，藉此形成一具有一對應於一形成有凹形閘極凹坑131之區域之開孔之未在圖中顯示的光阻圖案。其後，該電子捐獻層17是藉著反應離子蝕刻(RIE)或其類似來從未形成有光阻圖案的區域移去。其後，該光阻圖案是以有機溶劑或其類似來移除。
    接著，該閘極電極21、該源極電極22與該汲極電極23是如在第8B圖中所示形成在該電子捐獻層17上。確切地，一光阻是施加到該電子捐獻層17，而施加到電子捐獻層17的光阻然後是利用曝光裝置來被曝光以執行顯影，藉此形成一具有對應於形成有源極電極22和汲極電極23之區域之開孔之未在圖中顯示的光阻圖案。其後，一金屬薄膜是藉著像是真空沉積般的沉積製程來沉積在該光阻圖案上。隨後，沉積在光阻圖案上的金屬薄膜是以有機溶劑或其類似來浸泡俾可與光阻圖案一起移去該金屬薄膜。結果，該源極電極22和該汲極電極23是形成。隨後，一光阻是再次施加到該電子捐獻層17，而施加到電子捐獻層17的光阻然後是利用曝光裝置來被曝光以供顯影，藉此形成一具有一對應於一形成有閘極電極21之區域之開孔之未在圖中顯示的光阻圖案。在這情況中，藉由調整閘極電極21的位置以致於該閘極電極21的位置匹配閘極凹坑131的位置，該閘極電極21是形成該形成於電子捐獻層17之表面中之閘極凹坑131的內部區域或其類似。即，具有該開孔的光阻圖案是形成在電子捐獻層17的表面上以致於該閘極凹坑131是從該光阻圖案之形成有該閘極電極21的開孔露出。其後，一金屬薄膜是藉著像是真空沉積般的沉積製程來沉積在該光阻圖案上。隨後，沉積在該光阻圖案上的金屬薄膜是以有機溶劑或其類似浸泡俾可與該光阻圖案一起移除該金屬薄膜。結果，該閘極電極是形成。
    據此，作用如該第二實施例之半導體裝置之具有該GaN的HEMT是以上述形式製成。注意的是，該第二實施例的其他特徵是與第一實施例之半導體裝置的那些相同。 第三實施例
    接著，一第三實施例的半導體裝置是配合第9圖來作說明。該第三實施例的半導體裝置包括一絕緣薄膜140是形成於該電子捐獻層17上的一種結構。具有如此之絕緣薄膜140的半導體裝置可以減少該閘極漏電流。該絕緣薄膜140可以由氧化鋁(Al2O3)或其類似形成。
    該第三實施例之半導體裝置的製造方法包括藉由執行用於形成該第一實施例之半導體裝置之在第4A至5B圖中所示的步驟來在該電子捐獻層17上形成該源極電極22與該汲極電極23，而其後形成該作用如一閘極絕緣薄膜的絕緣薄膜140。該絕緣薄膜140可以藉著化學蒸氣沉積(CVD)製程、原子層沉積(ALD)製程或濺鍍製程來被沉積。
    其後，該閘極電極21是形成該絕緣薄膜140的一預定區域內。即，該閘極電極21是形成在該位於一個形成有p-型擴散區域15之區域內的絕緣薄膜140上。
    該第三實施例的半導體裝置是因此以上述的形式形成。
    注意的是，該第三實施例之半導體裝置的其他特徵是與該第一實施例之半導體裝置的那些相同。此外，該第三實施例的半導體裝置也可以應用到第二實施例的半導體裝置。 第四實施例
    接著，一第四實施例是作說明。該第四實施例描述一半導體封裝體、一電源供應單元和一高頻放大器。
    該第四實施例的半導體封裝體包括該第一實施例至該第三實施例中之一者之半導體裝置的分離封裝體，其是於此後被稱為一”分離半導體封裝體(discrete semiconductor package)”，而該第四實施例的分離半導體封裝體是配合第10圖來作說明。注意的是，第10圖示意地描繪該分離半導體封裝體的內部結構。因此，在該分離半導體封裝體之結構中之電極或其類似的配置可以與第一實施例至第三實施例中之一者之半導體裝置的那些不同。
    初始地，一由GaN半導體材料製成的高電子遷移率電晶體(HEMT)半導體晶片410可以藉由切割在第一實施例至第三實施例中之一者中製成的半導體裝置來形成。該半導體晶片410是藉一像是錫般的固晶黏著劑430來固定至一導線架420上。注意的是，該半導體晶片410相當於第一實施例至第三實施例中之一者的半導體裝置。
    隨後，一閘極電極411是藉導線431來連接到一閘極端子421。一源極電極412是藉導線432來連接到一源極端子422。一汲極電極413是藉導線433來連接到一源極端子423。注意的是，導線431,432和433是由像是鋁(Al)般的金屬材料形成。此外，在該第四實施例的半導體封裝體中，該閘極電極411是為一閘極電極墊，其是連接到該第一實施例至該第三實施例中之一者之半導體裝置的閘極電極21。此外，該源極電極412是為一源極電極墊，其是連接到該第一實施例至該第三實施例中之一者之半導體裝置的源極電極22。此外，該汲極電極413是為一汲極電極墊，其是連接到該第一實施例至該第三實施例中之一者之半導體裝置的閘極電極23。
    隨後，所得到的產品是藉著像是轉移鑄模般的塑膠成型來以壓模樹脂(mold resin)440密封。據此，使用該GaN半導體材料的該分離HEMT半導體封裝體是如此製成。
    接著，該第四實施例的電源供應單元和高頻放大器是作說明。在第四實施例中的電源供應單元與高頻放大器可以藉由使用該第一實施例至該第三實施例之半導體裝置中之任一者來形成。
    初始地，在該第四實施例中的電源供應單元是配合第11圖作說明。在第四實施例中的電源供應單元460包括一高壓主要電路461、一低壓次要電路462和一配置在該主要電路461與該次要電路462之間的變壓器463。該主要電路461包括一交流(AC)電源供應器464、一個所謂的”橋式整流器電路(bridge rectifier circuit)”465、數個切換元件(在第11圖之範例中四個切換元件)466和一個切換元件467。該次要電路462包括數個切換元件(在第11圖之範例中三個切換元件)468。在第11圖的範例中，該第一實施例至該第三實施例中之一者的半導體裝置作用如該主要電路461的該等切換元件466和該切換元件467。注意最好的是該主要電路461的該等切換元件466和該切換元件467是為常關半導體裝置。此外，在該次要電路462中所使用的該等切換元件使用一由矽形成的普通金屬絕緣半導體場效電晶體(MISFET)。
    接著，在該第四實施例中的高頻放大器是配合第12圖作說明。在該第四實施例中的高頻放大器470可以應用作為一行動電話基地台的功率放大器。該高頻放大器470包括一數位預失真電路471、一混合器472、一功率放大器473和一定向耦合器474。該數位預失真電路471被構築來補償一輸入訊號的非線性應力。該混合器472被構築來把非線性應力被補償的該輸入訊號與一交流(AC)訊號混合。該功率放大器473被構築來把與該AC訊號混合的該輸入訊號放大。在第12圖的範例中，該功率放大器473包括該第一實施例至該第三實施例中之一者的半導體裝置。該定向耦合器474被構築來監視該輸入訊號或輸出訊號。在第12圖中所示的電路中，該混合器472可以把該輸出訊號與該AC訊號混合並且把該輸出訊號與該AC訊號的混合訊號供應到該數位預失真電路471。
    根據所揭示的實施例，該製造方法與該半導體裝置可以藉由使用一像是GaN或其類似般的氮化物半導體作為半導體材料來形成，其藉由抑制在該汲極與該源極之間的漏電流而能夠展現常關狀態。
    於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
    11‧‧‧基體
    12‧‧‧緩衝層
    13‧‧‧p-型層
    14‧‧‧成長控制層
    14a‧‧‧AlN層
    15‧‧‧p-型擴散區域
    16‧‧‧電子轉移層
    16a‧‧‧2DEG
    17‧‧‧電子捐獻層
    21‧‧‧閘極電極
    22‧‧‧源極電極
    23‧‧‧汲極電極
    31‧‧‧開孔
    131‧‧‧凹形閘極凹坑
    140‧‧‧絕緣薄膜
    410‧‧‧半導體晶片
    411‧‧‧閘極電極
    412‧‧‧源極電極
    413‧‧‧汲極電極
    420‧‧‧導線架
    421‧‧‧閘極端子
    422‧‧‧源極端子
    423‧‧‧汲極端子
    430‧‧‧固晶黏著劑
    431‧‧‧導線
    432‧‧‧導線
    433‧‧‧導線
    460‧‧‧電源供應單元
    461‧‧‧主要電路
    462‧‧‧次要電路
    463‧‧‧變壓器
    464‧‧‧交流電源供應器
    465‧‧‧橋式整流器電路
    466‧‧‧切換元件
    467‧‧‧切換元件
    468‧‧‧切換元件
    470‧‧‧高頻放大器
    471‧‧‧數位預失真電路
    472‧‧‧混合器
    473‧‧‧功率放大器
    474‧‧‧定向耦合器
    911‧‧‧基體
    912‧‧‧緩衝層
    913‧‧‧電子轉移層
    913a‧‧‧2DEG
    913b‧‧‧Mg-擴散區域
    914‧‧‧電子捐獻層
    921‧‧‧閘極電極
    922‧‧‧源極電極
    923‧‧‧汲極電極
    第1圖是為一描繪一使用氮化鎵(GaN)之習知高電子遷移率電晶體(HEMT)的說明圖；第2圖是為另一描繪該使用氮化鎵(GaN)之習知高電子遷移率電晶體(HEMT)的說明圖；第3圖是為一描繪一第一實施例之半導體裝置的結構圖；第4A和4B圖是為描繪該第一實施例之半導體裝置之製造方法的第一製程圖；第5A和5B圖是為描繪該第一實施例之半導體裝置之製造方法的第二製程圖；第6圖是為一描繪該第一實施例之半導體裝置之製造方法的第三製程圖；第7圖是為一描繪一第二實施例之半導體裝置的結構圖；第8A和8B圖是為描繪該第二實施例之半導體裝置之製造方法的說明圖；第9圖是為一描繪一第三實施例之半導體裝置的結構圖；第10圖是為一描繪一第四實施例之分離半導體封裝體的說明圖；第11圖是為該第四實施例之電源供應單元的電路圖；及第12圖是為一描繪該第四實施例之高功率放大器的結構圖。
    11‧‧‧基體
    12‧‧‧緩衝層
    13‧‧‧p-型層
    14‧‧‧成長控制層
    15‧‧‧p-型擴散區域
    16‧‧‧電子轉移層
    16a‧‧‧2DEG
    17‧‧‧電子捐獻層
    21‧‧‧閘極電極
    22‧‧‧源極電極
    23‧‧‧汲極電極
    31‧‧‧開孔
    权利要求:
    Claims (20)
    [1] 一種半導體裝置，包含：形成於一基體上的一第一半導體層，該第一半導體層包含一雜質元件；形成於該第一半導體層上的一第二半導體層；形成於該第二半導體層上的一第三半導體層；及形成於該第三半導體層上的一閘極電極、一源極電極和一汲極電極，其中該第二半導體層包括一雜質擴散區域，被包含在該第一半導體層中之雜質元件在該雜質擴散區域中擴散，該雜質擴散區域係位在該閘極電極正下方而且係與該第一半導體層接觸，且其中該雜質元件導致該雜質擴散區域成為一p-型雜質擴散區域。
    [2] 如申請專利範圍第1項所述之半導體裝置，其中該雜質元件為鎂(Mg)。
    [3] 如申請專利範圍第1項所述之半導體裝置，其中該雜質擴散區域不與該第三半導體層接觸。
    [4] 如申請專利範圍第1項所述之半導體裝置，更包含在該第一半導體層與該第二半導體層之間的一成長控制層，該成長控制層具有一個位在一形成有閘極電極之區域正下方的開孔。
    [5] 如申請專利範圍第4項所述之半導體裝置，其中該成長控制層是由一種包含氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化銦鋁(InAlN)、氧化矽(SiOx)和氮化矽(SiN)中之任一者的材料形成。
    [6] 如申請專利範圍第4項所述之半導體裝置，其中該成長控制層為多晶或非晶。
    [7] 如申請專利範圍第4項所述之半導體裝置，其中該成長控制層的厚度是在5nm至50 nm的範圍內。
    [8] 如申請專利範圍第1項所述之半導體裝置，其中被包含在該第一半導體層內之雜質元件的濃度是在5 x 1017 cm-3至5 x 1019 cm-3的範圍內。
    [9] 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體層是由包含p-型雜質元件的氮化鎵(GaN)或氮化鋁鎵(AlGaN)形成。
    [10] 如申請專利範圍第1項所述之半導體裝置，其中該第二半導體層是由一種包含氮化鎵(GaN)的材料形成。
    [11] 如申請專利範圍第1項所述之半導體裝置，其中該第三半導體層是由一種包含氮化鋁鎵(AlGaN)的材料形成。
    [12] 如申請專利範圍第1項所述之半導體裝置，其中該第三半導體層包括位在一形成有閘極電極之區域內的一凹形閘極凹坑，而且該閘極電極是形成在該包括該凹形閘極凹坑之內部範圍的區域內。
    [13] 如申請專利範圍第1項所述之半導體裝置，更包含在該第三半導體層與該閘極電極之間的一絕緣薄膜。
    [14] 一種包含如在申請專利範圍第1項中所述之半導體裝置的電源供應單元。
    [15] 一種包含如在申請專利範圍第1項中所述之半導體裝置的放大器。
    [16] 一種用於製造一半導體裝置的方法，該方法包含：在一基體上形成一第一半導體層，該第一半導體層包含一雜質元件；於該第一半導體層上形成一成長控制層，該成長控制層具有一開孔；於該成長控制層上及在該第一半導體之從該成長控制層之開孔所露出的一區域內形成一第二半導體層；於該第二半導體層上形成一第三半導體層；及於該第三半導體層上形成一閘極電極、一源極電極和一汲極電極，其中該成長控制層的開孔是形成在一個在閘極電極正下方的位置，且該雜質元件導致該第二半導體層成為一p-型第二半導體層。
    [17] 如申請專利範圍第16項所述之方法，其中該雜質元件是鎂(Mg)。
    [18] 如申請專利範圍第16項所述之方法，其中該第一半導體層、該第二半導體層和該第三半導體層是藉著金屬有機氣相外延(MOVPE)來形成。
    [19] 如申請專利範圍第16項所述之方法，其中該成長控制層是在一個比形成該第一半導體層、該第二半導體層與該第三半導體之溫度低的溫度下形成。
    [20] 如申請專利範圍第16項所述之方法，其中該第二半導體層是由於在該第一半導體層之該從成長控制層之開孔所露出之該區域內的第一晶體生長而形成。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI505463B|2015-10-21|半導體裝置及製造方法
    TWI463656B|2014-12-01|半導體裝置及製造方法
    US7777254B2|2010-08-17|Normally-off field-effect semiconductor device
    TWI470795B|2015-01-21|半導體裝置及半導體裝置之製造方法
    TWI476914B|2015-03-11|半導體裝置及半導體裝置之製造方法
    JP5672868B2|2015-02-18|化合物半導体装置及びその製造方法
    TWI557917B|2016-11-11|半導體裝置及其製造方法
    US20140091364A1|2014-04-03|Compound semiconductor device and method of manufacturing the same
    JP2003059948A|2003-02-28|半導体装置及びその製造方法
    US9024358B2|2015-05-05|Compound semiconductor device with embedded electrode controlling a potential of the buffer layer
    TW201330258A|2013-07-16|半導體裝置及製造其之方法
    WO2012026396A1|2012-03-01|半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
    US9312341B2|2016-04-12|Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
    US8669592B2|2014-03-11|Compound semiconductor device and method for fabricating the same
    JP5510544B2|2014-06-04|化合物半導体装置及びその製造方法
    TW201413954A|2014-04-01|半導體裝置及用於製造半導體裝置的方法
    US20150021665A1|2015-01-22|Transistor having back-barrier layer and method of making the same
    JP2017085058A|2017-05-18|化合物半導体装置及びその製造方法
    JP2017085014A|2017-05-18|半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
    JP2008098298A|2008-04-24|化合物半導体デバイス
    同族专利:
    公开号 | 公开日
    JP2013074210A|2013-04-22|
    KR101272365B1|2013-06-07|
    US8878248B2|2014-11-04|
    CN103035697A|2013-04-10|
    TWI505463B|2015-10-21|
    CN103035697B|2015-08-19|
    JP5784441B2|2015-09-24|
    KR20130034579A|2013-04-05|
    US20130075785A1|2013-03-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI674673B|2018-11-05|2019-10-11|新唐科技股份有限公司|高電子遷移率電晶體元件及其製造方法|JP4663156B2|2001-05-31|2011-03-30|富士通株式会社|化合物半導体装置|
    US7382001B2|2004-01-23|2008-06-03|International Rectifier Corporation|Enhancement mode III-nitride FET|
    US7459718B2|2005-03-23|2008-12-02|Nichia Corporation|Field effect transistor|
    JP5065616B2|2006-04-21|2012-11-07|株式会社東芝|窒化物半導体素子|
    WO2008105077A1|2007-02-27|2008-09-04|Fujitsu Limited|化合物半導体装置とその製造方法|
    JP2008235613A|2007-03-22|2008-10-02|Eudyna Devices Inc|半導体装置|
    US8008689B2|2007-08-23|2011-08-30|Ngk Insulators, Ltd.|MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device|
    EP2346071B1|2008-10-29|2017-04-05|Fujitsu Limited|Compound semiconductor device and method for manufacturing the same|
    JP5468768B2|2008-12-05|2014-04-09|パナソニック株式会社|電界効果トランジスタ及びその製造方法|
    JP5597921B2|2008-12-22|2014-10-01|サンケン電気株式会社|半導体装置|
    JP2010238752A|2009-03-30|2010-10-21|Mitsubishi Electric Corp|半導体装置及びその製造方法|
    JP5625338B2|2009-11-30|2014-11-19|日亜化学工業株式会社|電界効果トランジスタ|JP6392498B2|2013-03-29|2018-09-19|富士通株式会社|化合物半導体装置及びその製造方法|
    JP6111821B2|2013-04-25|2017-04-12|三菱電機株式会社|電界効果トランジスタ|
    US9590494B1|2014-07-17|2017-03-07|Transphorm Inc.|Bridgeless power factor correction circuits|
    CN107227490B|2016-03-23|2021-06-18|松下知识产权经营株式会社|Iii族氮化物半导体及其制造方法|
    US20180061975A1|2016-08-24|2018-03-01|Rohm Co., Ltd.|Nitride semiconductor device and nitride semiconductor package|
    US10630285B1|2017-11-21|2020-04-21|Transphorm Technology, Inc.|Switching circuits having drain connected ferrite beads|
    US10756207B2|2018-10-12|2020-08-25|Transphorm Technology, Inc.|Lateral III-nitride devices including a vertical gate module|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011213472A|JP5784441B2|2011-09-28|2011-09-28|半導体装置及び半導体装置の製造方法|
    [返回顶部]